Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
NoC-based DNN Accelerator: A Future Design Paradigm
KTH, Skolan för elektroteknik och datavetenskap (EECS), Elektronik, Elektronik och inbyggda system.
2019 (Engelska)Konferensbidrag, Publicerat paper (Refereegranskat)
Abstract [en]

Deep Neural Networks (DNN) have shown significant advantagesin many domains such as pattern recognition, prediction, and controloptimization. The edge computing demand in the Internet-of-Things era has motivated many kinds of computing platforms toaccelerate the DNN operations. The most common platforms areCPU, GPU, ASIC, and FPGA. However, these platforms suffer fromlow performance (i.e., CPU and GPU), large power consumption(i.e., CPU, GPU, ASIC, and FPGA), or low computational flexibilityat runtime (i.e., FPGA and ASIC). In this paper, we suggest theNoC-based DNN platform as a new accelerator design paradigm.The NoC-based designs can reduce the off-chip memory accessesthrough a flexible interconnect that facilitates data exchange betweenprocessing elements on the chip. We first comprehensivelyinvestigate conventional platforms and methodologies used in DNNcomputing. Then we study and analyze different design parametersto implement the NoC-based DNN accelerator. The presentedaccelerator is based on mesh topology, neuron clustering, randommapping, and XY-routing. The experimental results on LeNet, MobileNet,and VGG-16 models show the benefits of the NoC-basedDNN accelerator in reducing off-chip memory accesses and improvingruntime computational flexibility.

Ort, förlag, år, upplaga, sidor
2019.
Nyckelord [en]
Network-on-Chip (NoC), Deep Neural Network (DNN), CNN, RNN, Accelerators, Routing Algorithms, Mapping Algorithms, Neural Network Simulator
Nationell ämneskategori
Inbäddad systemteknik Annan elektroteknik och elektronik
Forskningsämne
Informations- och kommunikationsteknik
Identifikatorer
URN: urn:nbn:se:kth:diva-255684DOI: 10.1145/3313231.3352376ISBN: 978-1-4503-6700-4 (tryckt)OAI: oai:DiVA.org:kth-255684DiVA, id: diva2:1341252
Konferens
International Symposium on Networks-on-Chip (NOCS'19)
Anmärkning

QC 20190819

Tillgänglig från: 2019-08-08 Skapad: 2019-08-08 Senast uppdaterad: 2019-08-19Bibliografiskt granskad

Open Access i DiVA

fulltext(2871 kB)74 nedladdningar
Filinformation
Filnamn FULLTEXT01.pdfFilstorlek 2871 kBChecksumma SHA-512
5760bd2a153def44b8ac85c886b0386d365631acfc875960959f6b4520b1e1c024c1b539e528c490e2d0448686b85bcdb694e76efe8e1c785e33a2dec596e219
Typ fulltextMimetyp application/pdf

Övriga länkar

Förlagets fulltext

Personposter BETA

Ebrahimi, Masoumeh

Sök vidare i DiVA

Av författaren/redaktören
Ebrahimi, Masoumeh
Av organisationen
Elektronik och inbyggda system
Inbäddad systemteknikAnnan elektroteknik och elektronik

Sök vidare utanför DiVA

GoogleGoogle Scholar
Totalt: 74 nedladdningar
Antalet nedladdningar är summan av nedladdningar för alla fulltexter. Det kan inkludera t.ex tidigare versioner som nu inte längre är tillgängliga.

doi
isbn
urn-nbn

Altmetricpoäng

doi
isbn
urn-nbn
Totalt: 429 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf