Modern CPUs implement Single instruction multiple data (SIMD), which enables doing computations of several elements in one step. The variants in RISC-V and ARM SVE2 are vector length agnostic, meaning a new instruction set does not need to be developed to take advantage of wider SIMD units. This study explores how recent compilers perform automatic vectorization for the RISC-V vector extension. To further evaluate, a few tests of the TSVC 2 suite were selected and analyzed closer with the gem5 simulator and static analysis. One finding was that LLVM 17 used a specified application vector length more often than GCC 14, meaning it does not automatically scale to wider vector units. The results of this were different depending on when comparing the number of executed instructions or the number of simulated cycles, the former showing advantage for LLVM and the latter for GCC. The study also found that when the generated assembler was vector length agnostic, LLVM may perform better in medium vector register lengths when regarding both the number of instructions executed and the number of simulated cycles. Though the difference lessens when the vector register length increases.

Moderna processorer implementerar SIMD-instruktioner (en instrukion, multipla data), gör det möjligt att hantera flera element i samma steg. Båden vektortillägget för RISC-V och ARM SVE2 har obestämd storlek på vektorregistrena, vilket betyder att en ny instruktionsuppsättning inte behöver utvecklas för att dra nytta av bredare SIMD-enheter. Den här studien utforskar hur nutida kompilatorer använder autovektorisering för RISC-V:s vektortillägg. För att utvärdera närmare valdes några test ur TSVC 2-sviten ut och analyserades med gem5-simulatorn och statisk analys. En upptäckt var att LLVM 17 använde en specificerad applikationsvektorlängd mer ofta än GCC 14, vilket betyder att den inte automatiskt skalar till bredare vektorenheter. Resultaten av detta varierade beroende på om antalet instruktioner eller antalet simularede klockcyckler jämfördes, det tidigare med ett övertag för LLVM men det senare för GCC. Studien upptäckte också att när den generede assemblern hade obestämd vektorlängd, kan LLVM prestera bättre i både antalet instruktioner och simulerade klockcycler med vektorer av medelstorlek. Dock minskar skillnaden mellan GCC och LLVM när vektorregistrens längd ökas.