The advent of multi-core platforms offers new possibilities for embedded system design, but also introduces complexities in memory hierarchies that complicate timing analysis. To improve predictability in task execution, a separation between memory access and computation phases is essential. By separating shared memory access to distinct phases and ensuring that computation relies solely on local memory, interference between tasks during execution can be minimized. This approach enhances system reliability, particularly in real-time applications where timing precision is critical. This thesis introduces a 3-phase task execution framework tailored for the RP2040 multi-core platform to alleviate memory contention and ensure consistent application development. The framework leverages a custom linker script to achieve memory bank privatization, hardware spin locks for managing memory region access, and timer interrupts for task scheduling. Six application benchmarks, adapted from the TACLeBench suite, serve as evaluation metrics. Tasks are dynamically scheduled based on fixed priorities, it is then verified that contention has been eliminated completely. A comparative analysis is conducted between this framework, employing a dynamic online scheduler with local function definitions, and an alternative implementation using a static offline scheduler with global function defini- tions. The findings underscore the suitability of the thesis framework for applications prioritizing time-critical operations over memory constraints.

Framväxten av plattformar med flera kärnor erbjuder nya möjligheter för design av inbyggda system, men introducerar också komplexiteter i min- neshierarkier som försvårar tidsanalysen. För att förbättra förutsägbarheten i uppgiftsutförande är det avgörande att separera minnesåtkomst från beräk- ningsfaser. Genom att separera gemensam minnesåtkomst i distinkta faser och säkerställa att beräkningar endast förlitar sig på lokalminne kan störningar mellan uppgifter under körning minimeras. Detta tillvägagångssätt förbättrar systemets tillförlitlighet, särskilt i realtidsapplikationer där tidsprecision är kritisk. Denna avhandling introducerar en tre-fas uppgiftsutföranderam skräddar- sydd för RP2040-plattformen med flera kärnor för att minska minneskonflikter och säkerställa konsekvent applikationsutveckling. Ramverket använder ett anpassat länkarskript för att uppnå privatisering av minnesbanker, hårdvarulås för att hantera åtkomst till minnesregioner och timeravbrott för att schemalägga uppgifter. Sex applikationsmätningar, anpassade från TACLeBench-sviten, fungerar som utvärderingsmått. Uppgifter schemaläggs dynamiskt baserat på fasta prioriteringar, och resultaten visar att ramverket framgångsrikt eliminerar konkurrens om resurser. En jämförande analys utförs mellan detta ramverk, som använder en dynamisk onlineschemaläggare med lokala funktionsdefinitioner, och en alternativ implementering med en statisk offlineschemaläggare med globala funktionsdefinitioner. Resultaten betonar ramverkets lämplighet för applika- tioner som prioriterar tidskritiska operationer över minnesbegränsningar.