Change search
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf
Power-Aware Scheduling for Embedded Real-Time Systems
KTH, School of Industrial Engineering and Management (ITM), Machine Design (Dept.).
2009 (English)Independent thesis Advanced level (degree of Master (Two Years)), 20 credits / 30 HE creditsStudent thesisAlternative title
Energimedveten Schemaläggare för ett Inbyggt Realtidssystem (Swedish)
Abstract [sv]

Fokus i detta examensarbete ligger på att utveckla en DVFS algoritm för en

schemaläggare. Denna algoritm ska sedan implementeras i ett inbyggt realtidssystem.

Huvudsyftet för DVFS algoritmen är att möjliggöra för systemet att

välja rätt spänning och frekvens för att kunna minska systemets energiförbrukning.

Om processoranvändandet är lågt, kan systemet spara energi genom att

bromsa ner processernas exekveringstid och öka processoranvändandet.

Algoritmen är implementerad på ett realtids operativsystem. Schemalägningsalgoritmen

har skrivits för två olika fall. Ett fall är skrivet för ett system som

simulerar frekvensskalning och ett fall är skrivet för ett system som har support

för riktig frekvensskalning.

Schemaläggarens design är utvecklad som en Rate Monotonic algoritm med

fixt prioritering. Den dynamiska volt- och frekvens-skalnings mekanismen är

uppdelad i två olika delar. Den första delen av algoritmen är baserad på en

statisk frekvenskalningsalgoritm, som utför en initial beräkning baserad på processernas

period och exekveringstid. Efter den statiska frekvens beräkningen,

tar den andra delen av algoritmen över och försöker sänka frekvensen ytterligare

för en mer effektiv energibesparing.

Tekniken är att sänka frekvensen ett steg i taget för varje ny periodtid för

den lägst prioriterade processen. Om schemaläggaren upptäcker en överstigen

deadline, sparas den rådande frekvensen och tiden i förhållande till hyperperioden

undan som icke tillåten frekvens för denna tid i förhållande till hyperperioden.

Efter att schemaläggaren har upptäckt en överstigen deadline, ökas

frekvensen för att undvika en dominoeffekt av överstigna deadlines.

Den implementerade algoritmen beter sig som väntat, den ökar processoranvändandet

och utför beräkningar under körning för att kunna sätta nya frekvenser.

Algoritmen möjliggör för systemet att välja rätt spänning och frekvens för

att kunna minska systemets energiförbrukning.

Abstract [en]

The main problem to solve in this master thesis project is to develop, and

implement a dynamic voltage and frequency scaling scheduling algorithm, in

a real-time embedded system. The main purpose with this algorithm is to

enable the system to select the right voltage and frequency settings to reduce

energy consumption. When the processor utilization is low, the processor can

save energy by slowing down the processes execution and reduce processor idle

time.

The algorithm is implemented on a real-time operating system. It has been

written for two different cases. One case is written for a system that simulate

the frequency scaling, and one is written for real frequency scaling.

The scheduling design is developed as a Rate Monotonic algorithm with

fixed priority assignments. The dynamic voltage and frequency mechanism in

this system is divided in two different parts. One of the parts are based on a

static frequency algorithm, which make initially computation based on defined

processes periods, and execution times. After this static frequency settings,

the second part of the algorithm tries to decrease the frequency even more for

more efficient energy savings.

The technique is to decrease the frequency one step at a time at every new

period for the lowest prioritized process. If the scheduler detect a deadline

overrun, the current frequency and time relation to the hyperperiod is saved

as not allowed frequency for this time stamp relative the hyperperiod. After

a deadline overrun detection, the scheduler increases the frequency to avoid a

domino effect of deadline overruns.

The scheduling algorithm works as expected, it reduces the CPU idle time and

makes computations on-line for frequency settings.

The scheduling algorithm enables the system to select the right voltage and

frequency settings to reduce energy consumption.

Place, publisher, year, edition, pages
2009.
Series
MMK 2009:100 MDA 372
National Category
Engineering and Technology
Identifiers
URN: urn:nbn:se:kth:diva-100148OAI: oai:DiVA.org:kth-100148DiVA: diva2:542867
External cooperation
Enea AB,Barbro Claesson/. Detlef Scholle
Uppsok
Technology
Supervisors
Examiners
Available from: 2012-08-03 Created: 2012-08-03 Last updated: 2012-08-03Bibliographically approved

Open Access in DiVA

Stefan Olofsson(2590 kB)235 downloads
File information
File name FULLTEXT01.pdfFile size 2590 kBChecksum SHA-512
8adf8e9a03d70bca4a9776c4e0421698ac0e940403a17ccb93ca13f319098fc5c71b400e95cfb986b46b40583a16766e54b303319a3c4b8e82f296ff736c5a33
Type fulltextMimetype application/pdf

By organisation
Machine Design (Dept.)
Engineering and Technology

Search outside of DiVA

GoogleGoogle Scholar
Total: 235 downloads
The number of downloads is the sum of all downloads of full texts. It may include eg previous versions that are now no longer available

urn-nbn

Altmetric score

urn-nbn
Total: 158 hits
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • harvard1
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf