Computers have become essential to everyday life as much as electricity, communications and transport. That is evident from the amount of electricity we spend to power our computing systems. According to some reports it is estimated to be ≈ 7% of the total consumption worldwide. This trend is very worrisome, and the development of computing systems with lower power consumption is essential. This is even more important for battery-powered computers deployed in the field. The industry and the scientific community have realised that general-purpose computing platforms cannot offer that level of computational efficiency and that customisation is the solution to this problem. Application-Specific Integrated Circuits (ASICs) provide the highest efficiency in the mainstream implementation styles. ASICs have been shown to provide 100 to 1000× better computational efficiency than general-purpose computing platforms. However, the design cost of ASICs restricts it to products that have a large volume or large profit. In essence, to achieve ASIC-like computational efficiency, the design efficiency becomes the bottleneck. SynchorosVLSI design has been proposed to non-incrementally lower the design cost of custom ASIC-like solutions. The synchoros VLSI design is a novel concept that can reduce the design cost of ASICs and their manufacturing. Insynchoros design, the space is discretised, and the final design emerges by the abutment of synchoros micro-architecture level design objects called SiLago(Silicon Lego) blocks. The SiLago framework has the potential to reduce the design cost of ASICs and their manufacturing. This thesis makes three research areas of contributions toward synchoros VLSI design. The first area concerns composition by abutment. In this contribution, a design has been proposed to show how a clock tree can be created by abutting fragments inside the SiLago blocks. Additionally, the clock tree created by abutment was validated by the EDA tools and its cost metrics compared to the functionally equivalent clock tree created by the conventional EDA flows. The second area is to enhance the micro-architectural framework. These contributions include SiLago blocks tailored for neural network computation and architectural enhancements to improve the efficiency of executing streaming applications in the SiLago framework. Furthermore, a novel genome recognition application based on a self-organising map (SOM) was also mapped to the SiLago framework. The third area of contribution is implementing a model of cortex as a tiled ASIC design using custom 3D DRAM vaults for synaptic storage. This work is preparatory work to identify the SiLago blocks needed to support the implementation of spiking neuromorphic structures and in general applications of ordinary differential equations.

Datorer har blivit lika oumbärliga för vardagen som el, kommunikations- och transportmedel. Något som bekräftas av mängden el vi lägger på våra datorer. Några rapporter uppskattas mängden till hela ≈ 7 % av världens totala elbehov. Utvecklingen är mycket oroväckande och det är av högsta vikt att vi tar fram energisnålare datorer. Det är ännu viktigare för batteridrivna datorer. Både i näringslivet och i forskningsvärlden har man insett att standardiserade datorer och plattformar inte kan erbjuda samma prestanda och energisnålhet som datasystem specialbyggda för specifika ändamål kan. Appli-kationsspecifica integrerade kretsar (Application-Specific Integrated Circuit –ASIC) är det som oftast används när målet är högsta prestanda. Dessa har visats kunna uppnå 100 till 1000 gånger högre prestanda än standardiserade datasystem. Nackdelen med ASIC:er är att utvecklingskostnaderna är mycket höga och att de därför endast kan användas till produkter som massproduceras eller som har hög vinstmarginal. Utvecklingskostnaderna har alltså blivit flaskhalsen och det främsta hindret på vägen mot ASIC-liknande prestanda. För att komma runt flaskhalsen och drastiskt minska utvecklingskostnaderna för ASIC-liknande kretsar så har designmetoden synkoros storskalig integration (Synchorous Very Large-Scale Integration, VLSI) föreslagits. Synkoros VLSI är ett nytt koncept som kan minska ASIC:ers utvecklings- och produktionskostnader. Metoden går ut på att diskretisera utrymme så att designen uppkommer genom att mindre, sykorosa, SiLago-komponenter (Silicon Le-go) fogas samman. Potentiellt kan SiLago och dess ramverk minska ASIC:ers utvecklings- och produktionskostnader. Denna tes bidrar till tre forsknings-områden inom synkoros VLSI. Det första området handlar om design via sam-manfogning. Här föreslås en design av ett klockträd som skapas genom sam-manfogning av SiLago-komponenter. Klockträdet verifieras med elektronik-designverktyg (Electronic Design Automation, EDA) och prestandan jämförs med ett klockträd som skapats med ett vanligt elektronikdesignverktyg. Detandra området handlar om hur SiLago-komponenterna kan förbättras. Bidragen inom detta område beskriver SiLago-komponenter för neurala nätverk och för ökad prestanda för exekvering av strömmande applikationer. Därtill designas ett intressant genidentifieringssystem baserat på en självorganiserad karta för SiLago. Det tredje bidraget är en modell av hjärnbarken implemented som en kaklad ASIC-krets på ett specialbyggt tredimensionellt DRAM-valv för sy-napslagring. Bidraget är förberedande och undersöker vad som krävs för att implementera skjutande neuromorfiska strukturer och ordinära differentia-lekvationer i allmänhet